高性能、低功耗的 AVR® 8 位微處理器 • 先進的 RISC 結構 – 133 條指令 – 大多數可以在一個時鐘周期內完成 – 32 x 8 通用工作寄存器 + 外設控制寄存器 – 全靜態工作 – 工作于16 MHz 時性能高達16 MIPS
標簽： 8226 RISC AVR 133
上傳時間： 2016-08-11
上傳用戶：趙云興
/*--------- 8051內核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態字寄存器 sbit CY = PSW^7; //進位標志位 sbit AC = PSW^6; //輔助進位標志位 sbit F0 = PSW^5; //用戶標志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標志位 sbit F1 = PSW^1; //用戶標志位1 sbit P = PSW^0; //奇偶標志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數據指針0低字節 sfr DPH = 0x83; //數據指針0高字節 /*------------ 系統管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測中斷控制位 8051
標簽： 80C51 特殊功能寄存器 地址
上傳時間： 2013-10-30
上傳用戶：yxgi5
5位的操作數X和Y輸入后暫存在寄存器A和B中，兩位的操作控制碼control暫存在寄存器C中，按照control碼的不同，分布實現下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 運算結果暫存在寄存器D中，然后輸出。
標簽： 操作 寄存器 輸入 暫存
上傳時間： 2014-01-18
上傳用戶：yyyyyyyyyy
上傳時間： 2014-01-09
上傳用戶：凌云御清風
TKS仿真器B系列快速入門
標簽： TKS 仿真器 快速入門
上傳時間： 2013-10-31
上傳用戶：aix008
通用寄存器的部分代碼 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY traffic IS PORT(clk,sm,sb:IN bit mr,my,mg,br,by,bg:OUT bit ) END traffic
標簽： IEEE STD_LOGIC LIBRARY traffic
上傳時間： 2014-01-14
上傳用戶：水口鴻勝電器
基于MSP430單片機TimerB的數字->模擬信號轉換的設計.利用MSP430定時器B產生PWM,然后再通過RC濾波,得到直流或交流電壓信號.此方法成本低廉,可靠性高,易于使用.
標簽： MSP 430 TimerB PWM
上傳時間： 2013-11-26
上傳用戶：lanjisu111
dsp2812的GPIO的應用程序 通用輸入輸出接口的應用 寄存器的設置
標簽： 2812 GPIO dsp 應用程序
上傳時間： 2013-12-18
上傳用戶：ztj182002
基于MSP430系列單片機的軟件實時時鐘(RTC)代碼,使用定時器B為中斷源,時間變量使用字符型變量儲存,便于直接輸出數字
標簽： MSP 430 RTC 變量
上傳時間： 2013-12-20
上傳用戶：hzy5825468
使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節。數據存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址格式。支持有符號和無符號整數加、減、乘、除運算，并支持浮點數加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術右移、循環右移4種移位運算，支持Load/Store操作，支持地址/立即數加載操作，支持無條件轉移和為0轉移、非0轉移、無符號>轉移、無符號<轉移、有符號>轉移、有符號<轉移等條件轉移。
標簽： CPU verilog FLAG 語言
上傳時間： 2013-12-11
上傳用戶：源弋弋
蟲蟲下載站版權所有 京ICP備2021023401號-1
